微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求帮忙看 差分线 走线有没有问题?

求帮忙看 差分线 走线有没有问题?

时间:10-02 整理:3721RD 点击:
2个 adclk925 分四路2.4g差分,内层一侧是完整的地,
一侧是分割的电源但差分走线所在的部分是完整的,
麻烦大神帮忙看一下,这样 铺地包起来 和 打地孔 有没有问题?
布局是不太合理,线有点绕了。



自己顶一下

帮你顶一下

顶一下

尽量调整使得高速差分信号走的尽量短尽量少绕线,从图片上看有优化的空间

另外,两侧的铜皮过近会降低差分信号的阻抗,需注意

在正下方出来的走线,有的地方包地断掉了,这就等于包地不完整,左边三对,中间那对往上面走一点点也不完整

应该是没问题的,但是可以优化下,比如有的差分线长可以缩短,过孔处出线的宽度不要那么宽

顶!d=====( ̄▽ ̄*)b

多谢!

多谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top