FSP功能中如何组对组正确互联？能否设置优先级？
时间：10-02
整理：3721RD
点击：
FSP功能中如何组对组正确互联?能否设置优先级?
(1)目前发现，有时候模块有时钟，数据，控制之类，如果对应的fpga的bank的时候有时候时钟线会被数据与控制组挤出去，需要连接时钟，在再连接数据与控制组，这种情况下不能rerun进行
不知道是否可以分别设置优先级?
(2)像FPGA有些可以根据目标pin功能来指定管脚连接关系，其他新建元件是不是就不能实现这样的效果?例如两个连接器(假设把元件当连接器元件建立)，是否不能设置这样的效果，或者应该怎么弄才能使得 这些连接器指定的数据能正确连接?例如连接器1数据DATA[0-16]如何正确连接到连接器2数据DATA[0-16]?
(1)目前发现，有时候模块有时钟，数据，控制之类，如果对应的fpga的bank的时候有时候时钟线会被数据与控制组挤出去，需要连接时钟，在再连接数据与控制组，这种情况下不能rerun进行
不知道是否可以分别设置优先级?
(2)像FPGA有些可以根据目标pin功能来指定管脚连接关系，其他新建元件是不是就不能实现这样的效果?例如两个连接器(假设把元件当连接器元件建立)，是否不能设置这样的效果，或者应该怎么弄才能使得 这些连接器指定的数据能正确连接?例如连接器1数据DATA[0-16]如何正确连接到连接器2数据DATA[0-16]?