• · 为什么做IC没有一点感觉12-11
• · 问一下这几个会议的时间和paper的deadline12-11
• · IBM vs 初创公司怎么选？12-11
• · 请问版上xd有了解杰得微电子的吗12-11
• · 有没有给定area，生成任意verilog netlist的工具12-11
• · 谁给推荐几篇关于非线性的文章...thx..12-11
• · sourcelink的帐号有什么用？12-11
• · 测量相位裕度一直显示为0是怎么回事？12-11
• · 问两个弱智而基本的magma问题12-11
• · HSPICE仿真的问题12-11
• · 实际设计中高阶的analog active filter一般是怎么实现的啊？12-11
• · 问个hspice仿真的小问题12-11
• · 问问亚稳态的问题12-11
• · 做fpga设计的可能不可能发top journal？12-11
• · 如果pll中vco通过二极管反馈到vcon上的同频信号太大12-11
• · systemc里不能用signal的边沿触发？12-11
• · 怎么查JSSC的文章12-11
• · 请问ADS PDK的model问题12-11
• · 半导体器件领域那个期刊最好？12-11
• · cadence里怎么修改导出网表的pin order？12-11
• · 请问formality中如何使用designware？12-11
• · 版上的各位XDJM，哪位能帮下到这篇论文12-11
• · VCO振荡频率 与 控制电压 关系曲线的线性度重要吗？12-11
• · 做logic verification有前途吗？12-11
• · 考虑电流,关于金属走线问题的请教12-11