微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Nothing in layout求助

Nothing in layout求助

时间:10-02 整理:3721RD 点击:
大家下午好,
在run calibre lvs时出现error:
nothing in layout
corresponding cells could not be identified.
在报告里有提示:
The following required simple layers are EMPTY:
3004
3005
3006
3009
3011
3015
3016
3018
3019
3020
3024
3025
3028
3048
3049
3052
3062
3075
3076
3087
3110
3117
3118
3156
不知道是否在导入GDS时,工艺文件和map文件不对,请大家指导下!不甚感激。

可能你的GDS有问题,可以用calibredrv 打开GDS看一下,是否所有layer都导出来了

检查所有的GDSII层定义文件,尤其是版图TF和DRC Rule的层定义部分,最好直接读出GDSII文件看看

好像是一些用来LVS的层是空的吧

generate GDS 的时候层次错了吧, 所有层次都没有的话

Top Structure 的名字错了?
GDS文件中有个Top Structure, 名字应该对应你netlist中的subckt名字,要不然LVS检查器也不能聪明到自己帮你找啊

我也出现了类似的问题,主要是因为不认mos导致的,在EE工艺下,加一层就可以了

元件都劃錯所造成的現象

请教7楼的兄弟:
你好,我也用的EE工艺,在做lvs时出现了error:
nothing in layout
corresponding cells could not be identified.
你说的“我也出现了类似的问题,主要是因为不认mos导致的,在EE工艺下,加一层就可以了”! 能否详细点儿,谢谢.

建议先检查下你的lvs report文件,有可能是你的rule文件的路径不对。

e ...什么叫做在EE工艺上加一层?求详解。

啥是EE工艺,electrical e?

calibredrv看下gds, 然后lvs runset是否拿对了 ,layer 对应层号是否正确

是原理图的netlist中的器件名字和版图中不一样吗?这个是不是要按照map文件里的内容作修改呢?
怎么改?

我之前也是这个问题,后来解决了,我就是在新建输出文件夹lvs_out从新生成了rule.lvs文件,然后就好了,其实我也不明白什么问题,但是就是这样解决了!

请问lvs文件怎么重新生成

请问lvs文件怎么重新生成

1、确认是否GDS所有layer都正确;
2、是否需要盖DNW或者看lvs command file 中有没有define STD cell 选项,有就打开。

你可以检查一下绿lvs规则文件,是否有错误。

没有加layer map吧,我也遇到过,在calibre菜单里有个layout export ,里面加上layer map再试试

检查有没有附加工艺库。



切中要害!

确保版图的tf文件与规则文件中的层次对应上

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top