calibre lvs时 layout 的 ports数目为0

##########################
# ###
##NOT COMPARED#
# ###
##########################

Error:Different numbers of ports (see below).
Error:Power net missing in layout. Ground net missing in layout.
LAYOUT CELL NAME:top_uart_linear
SOURCE CELL NAME:top_uart_linear
--------------------------------------------------------------------------------------------------------------
INITIAL NUMBERS OF OBJECTS
--------------------------
LayoutSourceComponent Type
--------------------------
Ports:037*
Nets:97019497*
Instances:1013410139*MN (4 pins)
1014810148MP (4 pins)
22D (2 pins)
------------
Total Inst:2028420289

NUMBERS OF OBJECTS AFTER TRANSFORMATION
---------------------------------------
LayoutSourceComponent Type
--------------------------
Ports:036*
Nets:55225308*

你看看端口相应的金属Text用对没有。

我的GDS是ICC生成的，ICC里看都有port。

spi网表是verlilog网表生成的。对比的是gds和spi网表。
text我不知道怎么看，第一次做后端，也没怎么学过

不是有设置write_stream mode的命令吗?-output {geometry text}?具体给忘了，查查吧

应该是你在输出数据是没有打Label

请问label怎么打呢?
我现在输出gds的指令是：
set_write_stream_options -reset
set_write_stream_options -map_layer gdsout_6X2Z.map -child_depth 99 -flatten_via -keep_data_type\
-output_pin {text geometry} -output_net text -output_polygon_pin
write_stream -format gds -lib_name TOP_LIB -cells top ./output/top.gds

谢谢各位
我打上TEXT后就port了，现在lvs是incorrect，net和 instance数目不对。

ICC 到virtuoso的数据，需要确认
1，stream map文件是否正确，用到的层是否能对上
2，ICC吐数据出来的时候depth要设置的足够深，否则吐gds出来的时候port name也出不来的