关于ICC的CTS
第一，在设置cts mode时只设置最差条件的scenario下去做CTS长tree吗?
第二，tree上的非buf/inv的逻辑门，如MUX，div怎样算是分布的合理?
请前辈请教
顶
1. 当然要所有scenario啦，否则看不到别的scenario的差别
2. 要均匀分布
1.看设计的吧，40,55的基本WC/WCL就够了
2.这个主要看前端代码质量，有时候遇到太烂的也没办法
crg集中摆放 如果还有大部分时钟逻辑散落在外面 就要看这些cell和带的逻辑是否在一起 否则你的时钟会被拉长
您好，针对第一个问题，我觉得不需要所有scenario都用，当一个design很大，runtime受不了，跑几天都跑不完，而且有些scenario可以cover到其他scenario
针对第二个问题，均匀分布?可以具体解释下吗?之前没听过
您好，我看到一个帖子说：CTS是在max下长的，因为做APR时，每一步，都是挑最差的情况，CTS时，skew，insertion delay，transition等都是MAX比MIN差,所以不需要带着Min的scenario去做CTS，因为max可以cover到min的，不知道对不对?
有时候是不是也有cover不到的情况，您一般在flow上做CTS时挂几个scenario，有什么根据吗?
可以具体解释下吗?没看懂您说的是什么意思,哎，好深奥
SS条件下下SKEW肯定比FF要大啊，但是也只是单纯报出的skew差异，实际上工作在做tree的时候是不会考虑SS/FF mode的，影响tree的质量跟你定义的CLK BUF类型/latency/target skew/clock transition/clock fanout/关系，而跟你定义的模式无关，实际上做CTS时候你只需要在Sdc中保留关于clock的定义就好了（当然特殊的exclude/through/leaf pin要特别设置）
您说的有道理，但是我有一些自己的想法，不知道对不对：就是工具长Tree时如果只挂一个SS Corner，那考虑的cell delay就是ss的，如果通过挂ss ff的，就会综合考虑，也就是MMCM。不同mode应该是会影响CTS的，从不同corner 的cell delay不同的角度来说，用的cell的数量，类型，挂不同的corner肯定是不一样的。
请问，您一般在做CTS时会用多少corner?处于哪些考虑来决定要选择哪些corner来做CTS?
我理解你说的意思，但是的确是跟MODE关系不大，举个例子，同样的一个clk buffer,SS模式下delay 50ps,FF模式下delay 是20ps，（由于clcock tree 通常采用较为严格的transtion和 2W2S等走线方式，不太能出现delay很异常的cell）,那么无论你在哪种模式下看到的延迟都几乎是相同的，唯一不同的可能是net的延迟（net延迟 40以上基本不考虑），所以我通常只用一个WC或者WCL就可以了，因为在PR阶段，我们对setup的关注是要更优先一些的。
您的意思是在WC下看到的insert delay和BC下看到的insert delay实际上是差不多的?不会差距很大?
另外，在做分析时钟结构时，有什么需要关注的点吗?感觉无从下手，不知道应该注意些什么