微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于power switch的create、connect的问题!

关于power switch的create、connect的问题!

时间:10-02 整理:3721RD 点击:
前提:
1.我在UPF里面定义了 create_power_switch uswitch1 -domain PD_CPU -output_supply_port{VDD_CPU VDD_CPU}-output_supply_port{VDD VDD}-control_port{SLEEP例1} -on_state{on state VDD {!SLEEP}}-ack_port{SLEEPOUT例2} ack_delay{SLEEPOUT 55000}-off_state{off state{SLEEP}}
2.我在icc_shell>map_power_switch uswitch1 -domain PD_CPU -lib_cell HEADSIXT4X
3.icc_shell>create_power_switch_array -voltage_area PD_CPU -x_increment 30 -y_increment 30 -lib_cell HEADSIXT4X
4.icc_shell>derive_pg_connection -reconnet
问题:
当我做到4步的时候出现好多的error:
ERROR:supply net connection cannot be determined for power pin VDDGon cell....../...HEADSIX4T
Failure Reason:no parent power swtich for switch cell instance
应该怎么办呀,UPF应该没问题,如果一个一个的把powre switch的port和pin对应的接上power、ground是可以看到都连接上了,很奇怪。

给自己点动力!顶顶顶

沉底了

这论坛最近怎么了

有没有在做connect switch cell之前先create supply net和port?

UPF都Ok的,没有任何问题,如果没有supply net 和port 怎么可能用我的方法连接成功。

重新看了一下你的error 你的power switch cell的VDD pin是不是叫VDDG? 它是否在input supply port中被定义,举个例子,如果vdd pin叫VDDG, core 的VDD net叫VDD,power switch 的VDD net叫VDD_PSW的话,那么应该定义为-input supply port { VDDG VDD} -output supply port {VDD VDD_PSW}

我好想懂你的意思了。我先把我的情况说一下,你看一下我改的对不对。
1. switch cell 的 pin 有:VDD VDDG VSS
2. 芯片的电源有: VDD_CPU VDD VSS
3. 其中switch cell的VDD 链接 VDD_CPU
VDDG 链接 VDD
VSS 链接 VSS
那么我的写法就是:
-output_supply_port {VDD VDD_CPU} -input_supply_port {VDDG VDD}
这样应该没有错了,我回去在try一下。

感觉是cell的pin name调用错误

switch cell的pin就只有VDD VDDG VSS,相应的链接是没有问题的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top