微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC中set_timing_derate的设置

ICC中set_timing_derate的设置

时间:10-02 整理:3721RD 点击:

大家好,如图所示,图中数字表示STD的derate_factor,按照图中所示,应该如何设置set_timing_derate呢(假设进行setup timing的分析)?谢谢大家了。

就写上数字就可以了,看看命令的解释啊,设置后,report timing 还可以看到你设置的derate值

很简单啊,
set_timing_derate -early 1.075; # deratelaunching path by 0.075 ( slow down )
set_timing_derate-late0.975; # derate capture path by 0.025( speed up ) ,

这是OCV用到的吧就是悲观点的约束

对,就是加点margin,

learned ....

了解,谢谢

感觉是
set_timing_derate -late 1.075; # deratelaunching path by 0.075 ( slow down )
set_timing_derate-early 0.975; # derate capture path by 0.025( speed up ) ,

KeepEasy的正确

请问这个margin一般要加多大的,跟具体的库或者工艺有关吗,去哪里得到这个值,谢谢

两个set_timing_derate,是不是默认第一个设置的是deratelaunching path,第二个设置的是derate capture path?

learn

learned.....

看不到图了

thanks for info

同意KeepEasy,late应该是大于1的比例因子

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top