微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC用compile_ultra综合时有的subdesign被合并了,有的却还保留着

DC用compile_ultra综合时有的subdesign被合并了,有的却还保留着

时间:10-02 整理:3721RD 点击:
各位IC前辈,本人刚开始学习DC综合,遇到一些问题,具体说来是这样的:
我的top_design下面有好几个subdesign,综合的时候用compile_ultra进行第一次编译,没有添加任何参数选项,这样编译是不是默认采用autoungroup的?也就是各个subdesign都将被合并不保留吧?然后采用compile_ultra -incremental进行第二次编译。编译完之后用list_designs查看,发现有top_design和两个subdesign,其他的subdesign都不存在了。感觉比较奇怪,为什么还会留下两个subdesign呢?我也没为他们设置dont_touch之类的。本人没头绪,急待各位前辈指教。

compile_ultra -no_boundary_optimization -no_autogroup -no_seq_output_inversion -inc

谢谢你及时的回答。不过我这里想要DC_ultra帮我做ungroup和boundary_optimization,所以没有添加选项,主要的问题是既然DC_ultra默认用了autoungroup,为什么还会留下两个subdesign,不会像其他的subdesign那样被合并掉呢?还是说autoungroup是DC自己根据情况选择是否ungroup,并不是一定要全部ungroup呢?

新手, 请教一个问题, 你DC_Ultra 这个license 是如何来的?
为什么我用的最新的synopsys的license 就没有DC-Ultra-Features 这个license,
然后我的Compile-Ultra 用不了。
能否无私告知下。 谢谢

新手,围观下。

我的dc_ultra也用不了,其他icc formality都用的好的,感觉是synopsys.src的问题,请问有解决吗这个问题?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top