微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问这个错怎么回事Error: No net timing arc from pin ... to pin ....

请问这个错怎么回事Error: No net timing arc from pin ... to pin ....

时间:10-02 整理:3721RD 点击:
用pt做的版图后静态时序分析,SDF是encounter产生,我看里面有这个延迟信息,但pt为什么说没有呢,求大神指教

顶顶顶,求指导

再顶顶顶,真心求教啊

sdf一般不用pr工具产生的吧,pex或starrc抽的准,而且检查short什么的

实验室一直用的是encounter产生的,之前一直没问题,今天不知道为什么

检查过open和short吗

用什么检查,DRC,LVS已过,虽然有这个问题不过pt能完成,报告显示建立保持时间也对,后仿也对

注意一下scenario是否搞错。比如你check的是func_ssg下的timing,但是你打开的是scan_ssg,这样就有可能出现no timing path的提示。

。我是新手没太明白你说的意思,我现在做pt用的是版图的.v和版图的SDF

起码short清一下,否则参数不准而且有些反标不上的问题。具体的pin也看一下,是同一个cell设置上人为打断了,还是不同cell的pin因为连线的原因,可能性比较多

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top