cadence版图lvs的问题
时间：10-02
整理：3721RD
点击：
刚学习，做的一个简单全加器已通过DRC，LVS时提示如下错误，也就是把4个N管合并了?导致总数对不上，我查电路图半天找不到错误。
这个文件只是告诉您错了些什么，具体查错还需要cross-probe，一般先看电源地连接，不过看您的这个文件能看出电源地是没有问题的；再看label/pin验证一下，然后再根据错误提示，分别看器件错、电路错、prop. error。LVS报错需要定位找到INITIAL ERROR。同时可以结合层次化、扁平化LVS工具。
如果您想要别人帮您找错，还是需要把版图、电图放上来
多谢分享！
我也是pin显示的有问题，不知道解决了没有
回复，攒积分，再下载。
没有具体的版图和线路，怎么帮你debug?