微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC 中read_lib和report_lib的使用问题

DC 中read_lib和report_lib的使用问题

时间:10-02 整理:3721RD 点击:



如上图所示,是在DC中使用read_lib和report_lib的过程中出现的问题。
首先是想看看lib文献中的wire load model是什么,说以就使用了report_lib指令,但是说lib文件还没有读入;
于是使用read_lib指令读入lib文件,说是找不到该文件
然后就把lib文件的全部路径写出,于是提示can't open file
尝试了几次,还是这样,在searth_path中也把lib文件路径加入了 还是出现can't open file
不知道是什么原因
求大侠指导啊!

先file exist 这些文件一下,有可能是search_path没设好,dc根本没找到这些文件,

小编您好,现在read_lib的问题已经解决了,但是report_lib的问题还是存在,下面我把我的详细的操作过程写下来:1.我的library文件下如下:




2.我的.synopsys_dc.setup设置如下:




3.read_lib ./library/scc65nll_hs_rvt_ff_v1p32_0c_basic.lib的结果如下:



其中显示 读入成功,然后 report_lib 后还是说没有读入该lib文件
4.我就继续read_lib ./library/scc65nll_hs_rvt_ff_v1p32_0c_basic.lib,结果显示:



然后 report_lib 后还是说没有读入该lib文件
求小编指导!谢谢啊!

其中的第二次 read_lib 显示重现更新了.db文件那么在第一次的时候,.db文件也是存在的啊,为什么没有这样显示啊?

先list_libs 一下,
然后report_lib ${lib_name} 即可,不需要带具体path的,

谢谢小编啊 !刚刚试了一下果然是不要加路径啊!

小编啊!还有新的问题,希望能够解决啊!

使用report_lib指令来查看 operating condition 和Wire Load Model,但是在输出的文件中却找不到Wire Load Model,不知道是什么意思。详细情况如下:

首先是报告文件最前面的一些信息:


其次,在报告文件中是可以找到operating condition的信息的:




最后,就是关于Wire Load Model的信息:




上面显示没有线负载模型的信息,但是却显示wire load model mode。我想既然Wire Load Model都没有的话,wire load model mode还什么意义了?你的mode是相对于那个model的了?

而且,在DC的man Page中关于report_lib的使用的举例如下图所示,写出了wire Load Model的具体格式。



不知道是DC版本的原因,还是工艺库lib的原因,我使用的工艺库文件(SMIC)如下:



在网上出资料知道,线负载模型有NLDM,CCS,ECSM三种,我想这个应该是正好对应的上面的三个命名的文件,按照这个思路的话,上面的lib文件中应该是包含了wire load model的信息的啊,但是为什么report_lib的报告文件中却没有了?三个都尝试了都没有。

不知道小编您有没有遇到过这样的情况,求指导啊!wire load model的信息怎么样才能够得到了?

vi lib文件看下, 里面应该有些wire load model信息的,
一般report_lib-all 信息应该很全的,

结果还是一样的啊 report_lib _all 之后 仔细的看了下只是多增加了Delay Model 和Power Model 的信息
vi 打开的话 连搜索wire这个词也找不到
不知道是不是 lib的名字指定之后 wire load model就已经默认了啊
但是默认的话 总要让我知道默认的是什么啊

注意区分lib name和lib file name

read_lib之后用list_libs看一下lib name(一般是最左边那一列)

顶贴赚分

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top