微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > false path 和 max delay 在同一条path上, 怎么设置优先级

false path 和 max delay 在同一条path上, 怎么设置优先级

时间:10-02 整理:3721RD 点击:
我有一个design, 里面有个多个clock domain, 不同的domain之间也加了synchronizer, 但是有几条path我想让他们的delay一定的范围内。 我用 set_clock_groups -group {clk1} -group {clk2}, 把所有的path都设成了false path,
encounter里面,false path 的优先级最高, 所以我再用set_max_delay 就不管用了, 有没有办法改变false path 的priority, 或者用其他办法来设置max delay ?
谢谢。

set_data_check

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top