请问virtual clock 是干什么用的

我知道的一个用处：比如要约束一个纯组合逻辑的电路，就可以设一个virtual clock。将其input_delay, output_delay都相对于这个virtual clock来设。

一般用来看端口in、out delay