微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > virtual delay的优势在哪里?

virtual delay的优势在哪里?

时间:10-02 整理:3721RD 点击:
在设置input delay,output delay时,为什么要使用virtual clock而不是real clock呢,它的优势在哪里?

latency计算可以作为一个优势吧
CTS做完之后,real clock的latency要按实际propagation delay去算了,virtual clock永远是ideal clock,它的latency 可以指定成对应real clock的最长latency

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top