input transition的问题

cell的delay和input transition与output load有关。那我有一个疑问，在计算input transition的时候，需不需要考虑连线电阻和电容了?
还是仅仅只考虑驱动电阻与cell pin的电容?
没想明白，求解惑。

要

恩，最近研究了一下，发现确如小编所说，与线负载也有关系，那我可以理解为，器件延迟，是工具自动加入了线负载后，在结合库中所提供的器件的一些参数计算出来的咯?

当然要啊，工具计算出来的应该不准确吧

是的，但是工具计算出来的，不是很准确，一般都有一定的偏差

Wire_load(small){
Resistance: 0.2;
Capacitance: 1.0;
Area:0;
Slop:1.0;
Fanout_length(1,0.022);
Fanout_length(2,0.046);
Fanout_length(3,0.070);
Fanout_length(4,0.095);
}
比如现在扇出是2，
根据fanout_length（2，0.046）可以知道这个互连线的长度是0.046，然后再根据capacitance，resistence可以得出这个互连线的电容为：0.046x1.0,互连线电阻为：0.046x0.02。

如果扇出是5，在查找表中没有找到fanout_length为5的項，互连线长度将会是=fanout_length(4,0.095)+(5-4)*slop=0.095+1*1.0=1.095
得出了rc就可以计算出信号线的延迟

你好，能给出计算公式吗?另外想问下，如果是经过n个门，需要怎么计算呢?通用的公式可以计算吗?

要考虑