微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock gating问题

clock gating问题

时间:10-02 整理:3721RD 点击:
latch-based clock gating中的latch有个清零的reset端,哪位高人知道是怎么来的?用dc能自动综合出这种结构么?

木有这一个pin吧

看到一个设计里有这种结构,所以找高手问问。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top