calibre中做lvs说版图中没有power和ground的pin
时间：10-02
整理：3721RD
点击：
我在ICC中清掉了所有的drc和lvs的错误，现在在Calibre中做lvs检查，报告说layout比spice中少2个pin，我看了一下，ICC导出用于做lvs网表的时候,每个cell和instance都带有VDD和VSS的inout端口，但是layout在物理上只有VDD和VSS的power ring，这个问题该怎么解决?求大虾指点迷津
需要layout上打上vdd，vss的text，打2个就pass了
谢小编，果然是这个问题，打上pin后就过了！