微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时序收敛

时序收敛

时间:10-02 整理:3721RD 点击:
哪位能给我说一下时序收敛是什么?

就是STA做的东西,工具用Primetime, 要把setup/hold/max_trans/max_cap和其它一些跟timing 有关的violations全部修掉,达到tapeout signoff 的要求

就是timing report没有violation,你最开心的时刻

OK.谢谢啦

经典, 谢谢啦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top