微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 数字版图Calibre LVS报错

数字版图Calibre LVS报错

时间:10-02 整理:3721RD 点击:

我通过ICC综合出版图。把版图导入到Cadence里面,再找开Calibre LVS,报了几个错:




为了解决这个错误,我自己加了VDD和VSS的Label,然后提取就显示成功。因为Port因为Metal属性的问题,我选择Ingore Port。接下来就是net数量不对。出现了下面这种问题:





后来在EETOP上看到类似的情况,所以我在rule中加入了以下三句:


SOURCE CASE YES
LAYOUT CASE YES
LVS COMPARE CASE NAMES

这样LVS就通过了,显示绿色笑脸。但是觉得有隐患,就是从Calibre中可以看出网络确实不同,所以想对照网络在版图中看是否有真正连接,但是不能看得太懂。加入大小写敏感不会有问题吗?

这个Calibre的报错信息也太不明显了,把SOURCE CASE YES去掉就变成:


哎,这样多明显啊~

你写gds和netlist的命令有问题吧,不过这也没有啥隐患

是的,我也觉得可能有问题。请教一下怎么收才好呢?

spice 网表不区分大小写,而你v2lvs得到的网表显然是有大小写之分的。所以在跑lvs时,需打开大小写敏感的开关。

原来如此~

其中只到把SOURCE CASE YES注释掉,就可以很明显的看出是大小写的原因。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top