generate clock uncertainty 问题
只要从master到slave之间有一条available的timing path，tool自己会算出来的。
您的意思是只设置了主时钟的uncertainty就可以了吗?工具会自动计算generate clock 的uncertainty ?我试下。
报一下timing，就知道generate clk的uncertainty是多少了，记得不能直接传过来，要自己设置。至于设多少，uncertainty本质就是个余量的问题，留多少，看你们要求有多高。一般我们就是按foundry给的uncertainty值，所有时钟，都是这个值。没必要真的去按skew，jitter之类的来算一个值，这只是理论，用来讲讲uncertainty是怎么来的，实际操作中，没必要。
通常是 set_clock_uncertainty 0.2 [all_clocks]
一起设置的，
对同一个设计不同频率的时钟都设相同的uncertainty吗?这样会不会导致某些时钟约束过严?或者某些时钟过松?另外到哪里查foundry给的uncertainty值呢?我读了standard cell 的databook没有找到。新入行，问题有些基础，谢谢回复。
对同一个设计不同频率的时钟都设相同的uncertainty吗?这样会不会导致某些时钟约束过严?或者某些时钟过松?另外到哪里查foundry给的uncertainty值呢?我读了standard cell 的databook没有找到。新入行，问题有些基础，谢谢回复。
我现在回答的都是通则，如果要仔细区分 需要写很多，累
二时钟的相位关系是tool自动推算的，uncertainty是需要自己根据需要设置的。icfb小编说得对，你对不同T的clk只要把uncertainty适当放缩就好了，变通一下
谢小编回复，再请教一个基础的问题，大家都说uncertainty，max transition这些参数是foundry给的，我从标准单元库里面读了很多pdf，都没有发现这两个值。那我该从哪里找呢?谢谢。
打电话问，一定会有的。transition的话或许在lib文件中的input pin上会有个signoff约束，参考这个加严一些作为ICC时的全局约束。
我点击查看，会跳到我发的帖子，但是没有发现您的回复啊?这是怎么回事呢?我再点击回复，网页提示说“未定义操作”。
频率高的uncertainty设小点，频率低的uncertainty设大点，依据signoff要求而定。
看到了，谢谢回复。
自己做项目的坏处就是没人给signoff要求。
你用的什么工艺?
ARM 40LP
如果周期是0.6ns的话，uncertainty大概是个什么值呢?