微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > pt中时序比ICC中差很多

pt中时序比ICC中差很多

时间:10-02 整理:3721RD 点击:
在ICC中时序修的几乎没有violation了,然后抽取spef文件到pt中做signoff检查,结果时序非常糟糕,slack都达到-1.3ns了,怎么会这样啊

-1.3ns你在ICC中没有报吗?你在ICC中report一下

在ICC中通过resize cell修复后,还剩3条path有violation,但是slack都在-0.05ns以下啊

是同一条path吗?如果是同一条path,ICC和PT会有差异,但是不会差这么大,你ICC和PT的PATH都贴出来看看

pt后的violation中有在ICC中出现violation的那条path,但是pt后的结果是出现了很多violation,不仅仅是那两条path,主要是这些东西都在学校的服务器里面呢,贴不出来啊。我主要是想是不是我在pt中的哪些选项设置的是否有问题

建议小编在ICC中报告下PT中-1.3ns的那条路径看下在ICC中同样的路径时序情况是什么样的
我们之前遇到过PT和Encounter对SDC的约束解析不一致的问题
就是有些路径在PT中能看到在Encounter中就看不到
ICC没有用过,但是毕竟ICC是P&R工具,可能会对同样的约束理解和PT不一样。

如果一样的话pt 卖给谁去,他们故意的。

一般pt会好一点吧

一般pt会比icc差一些

恩,好的,我试试

可以看看icc和pt中uncertainty设置差别是多少

我们这边是pt会比ICC的结果更好一点,有时候是好很多,至今还未找到有差异的原因

ICC自己抽spef和用STARRC抽会有差异,还有就是如果设了shield rule 但是并没有做shield,这样导致的差异性更大,因为icc再抽spef的时候会考虑shield rule,从而导致抽取的RC不真实。STARRC只是真实的抽取SPEF,不考虑shield rule

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top