请问各位大牛如何设置signoff STA时的各项参数？

foundry一般会提供signoff recommendation的文档，会包含这些数据，参考那个文档设置就好。

这可是机密和核心问题， 很难统一而论 ，
如果说大概，那就是0.3, 0.2ns这种值

小编回答真是一针见血啊：）

这个确实没有一个统一的规定，每个公司都有自己的sign off 标准，但是这个标准一般比工艺厂商提供的标准严格一点点。
如果你作为练手的话，直接按照工艺厂商的要求给就行了。
确定这几个参数非常复杂，通过公司前几个芯片的流片经验，例如28nm的TSMC的设计，OCV 会给+7%

小编回复很有道理，小弟想了解的并不是一个工艺节点应该选取什么样的值而是一个新的工艺节点来了过后，我们可以利用什么样的方法学来指定signoff标准?根据Foundary给的recommendation来的话可能出来的片子良率可能会有问题，所以制定的signoff标准会比recommendation严格些，但是这个严格的度怎么来把握?设严了PPAC浪费比较大，设松了怕良率上不去。求各位大神指点

按照foundary的设置怕良率上不去哦！

是的，确实每个芯片厂商都有不同的signoff值，但是小弟想了解的是厂商在确定自己的signoff标准的时候采用的方法学，比如说以spice model仿真为参考还是以monte carlo仿真为参考等等方式。

请问这个文档是仅仅介绍signoff STA的么?
我在库中仅仅找到介绍关于标准单元的。

对，至少TSMC是有这个文档的，专门介绍STA signoff的各种参数的。

为啥会按照foundry的设置怕良率上不去。有时候说不定你按照foundry的建议你还signoff不掉，如果foundry给的数据很保守的话。

朋友说的很有道理，对于成熟的工艺是可以继承文档的guideline，但是对于新的工艺节点Foundary给的资料其实并不是fixed的，我希望知道他给signoff标准是否留了过多的margin，以及对于我的产品应用场景是否能cover住；我想知道的是我们是否有什么方法能结合自己的产品特点以及Foundary给的资料制定更准确的STA signoff的标准，保证既不过修同时良率又能保证?

至少TSMC我觉得他们的margin留得挺保守。这个可以和foundry那边的人讨论。