微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > primetime SI timing violation

primetime SI timing violation

时间:10-02 整理:3721RD 点击:
請問大家在encounter裡,如何修正PT SI造成的setup time violation ?

减少SI的影响
进一步优化setup

看PT 抱出来的是哪条Path,然后对照EDI中的结果!如果EDI的timing report中有相关的Violation path
那就用工具去继续优化,如果没有你从整条path上找到能改善的地方手动改善。

似乎沒有較好的改善方式....
大部份SI VIOLATION 在 沒SI 時, timing 是OK的
所以大家也都手修居多囉?

3242342

樓上的....看不懂咧.....

嘿嘿,有高手啊,以后多交流哦

optdesign -postroute -si

关键是看你要修该多的值是一个尺度,如Vdd40% 30% 20% 10%,每一个不同的值可能修改的量就大不一样啦,值越低修改的路径就越多,有时会是数量级的差别。

SI violation是什么意思啊?新手学习中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top