新入行芯片后端设计参数咨询,感谢
时间:10-02
整理:3721RD
点击:
各位大神,小弟刚入行芯片设计领域,有几个芯片设计的指标想咨询一下,请大家帮忙解答:
公司有几个case,从不同的角度来说明公司的设计能力不太清楚这几个指标的含义:
1、 CPU clock: 1.4GHz,说明CPU clock设计的好,但我怎么理解1.3GHz就是很好了呢?
2、SRAM count:1957,说明SRAM设计的好,但我怎么理解1957个SRAM对于后端设计floorplan已经很多了呢?
3、Instance count:9M,说明标准单元摆放的好,但我怎么理解9百万个标准单元对于后端设计已经很多了呢?
主要是以上三个方面,对于一个芯片后端设计,这三个设计角度,在目前的技术条件下上面的三个数据是否代表设计能力已经很好了?怎样体现出来呢?望大神们帮助解答一下,万分感谢呀!
公司有几个case,从不同的角度来说明公司的设计能力不太清楚这几个指标的含义:
1、 CPU clock: 1.4GHz,说明CPU clock设计的好,但我怎么理解1.3GHz就是很好了呢?
2、SRAM count:1957,说明SRAM设计的好,但我怎么理解1957个SRAM对于后端设计floorplan已经很多了呢?
3、Instance count:9M,说明标准单元摆放的好,但我怎么理解9百万个标准单元对于后端设计已经很多了呢?
主要是以上三个方面,对于一个芯片后端设计,这三个设计角度,在目前的技术条件下上面的三个数据是否代表设计能力已经很好了?怎样体现出来呢?望大神们帮助解答一下,万分感谢呀!
这个是什么问题!
就是怎么理解一个芯片的后端设计好坏,从上面三个指标能说明这个芯片设计的好还是不好
只要芯片出来性能达到要求了就是好了,个人意见。
1、 CPU clock: 1.4GHz : 要看什么工艺什么corner的,总体来说肯定是很快了,
2、SRAM count:1957 : 说明肯定是hierarchy flow的,flatten 设计肯定是不能支持这么多memory的,说明公司有hier flow设计能力,
3、Instance count:9M: 同2),通常是hier flow, 现在的flat flow没法支持9M instance的,
不太明白你的问题!
需要你自己知道“最优解”是怎样,才能评估现在做得怎样。
比如挑出一条关键路径的Verilog代码来,你自己人肉综合、人肉布时钟、人肉PR,然后跟工具APR的结果作个QoR对比。
强势围观
