小规模芯片的问题请教

大家好，我们老师需要流片测试几个D触发器的设计，需要比较触发器
的几个性能指标，主要是功耗和输入输出延时了。
现在用的TSMC018设计的版图，以前从未流过片，周围也没人做这些
不知道芯片最小能做多大才能划片，不知道能不能用数字IO（用了会
不会测不出延时?）等等一系列问题啊。
请教流过片的高手，该如何设计测试方案呢?

你们老师怎么说呢?想听听

怎么说? 就是我们师兄设计了个D触发器，想和其他论文中的设计（其他3个触发器）
一起流个片比较，关键是功耗和D-Q 、C-Q延时。
不知道怎么设计芯片才能比较这些指标，IO的功耗和延时比这些触发器大多了。
有什么好想法，望指点

你单独测试一个D触发器的延迟有难度，估计在1NS～5ns左右，看工艺。所以建议如下：1.用多个D触发器组成异步计数器链，也就是测试多个D触发器的延迟的累计，然后除以你D触发器的个数即可得到单个的。2.加数字IO的问题，肯定要加，不然不好测试。你可以用2个测试链：一个是数字IO+D触发器异步计数器链，另外一个是数字IO+200个D触发器异步计数器链，分别测试出他们的延迟。然后2个延迟相减就抵消掉了数字IO的延迟，除以100，就是单个D触发的延迟。要求2个链的数字IO要完全一致。上面的100，200只是个原理，具体数字你自己设定。3.流片的问题，一般测试（非量产）的话，有个几百X几百及以上就行了。如果只有几十，那太小了，只能用测试针卡顶上测试了。

呵呵，设计指标啥的这个前端考虑吧，后端的就不多参与了

你单独测试一个D触发器的延迟有难度，估计在1NS～5ns左右，看工艺。所以建议如下：1.用多个D触发器组成异步计数器链，也就是测试多个D触发器的延迟的累计，然后除以你D触发器的个数即可得到单个的。2.加数字IO的问题，肯定要加，不然不好测试。你可以用2个测试链：一个是数字IO+100个D触发器异步计数器链，另外一个是数字IO+200个D触发器异步计数器链，分别测试出他们的延迟。然后2个延迟相减就抵消掉了数字IO的延迟，除以100，就是单个D触发的延迟。要求2个链的数字IO要完全一致。上面的100，200只是个原理，具体数字你自己设定。3.流片的问题，一般测试（非量产）的话，有个几百X几百及以上就行了。如果只有几十，那太小了，只能用测试针卡顶上测试了。

非常感谢你的提示
我们的触发器延时只有300ps左右（TSMC018后仿真，流片也准备用这个工艺）
看到IO数据手册上有internal macro的电源IO，提到可以用作signal cell，不过要
自己加一级ESD，还要串联电阻，它好像就等效为一根导线，这个应该也可以用吧?
芯片大小是几百X几百微米吗?，就怕版图设计的太小，划片和测试有问题。

mpw 有最小流片单位的，制程不同，要求不一样，可以问问mpw那边的人，印象中。18应该是5个mm2为单位吧。

小编可以寻求一下当地国家集成电路设计XX产业化基地的帮助，这些机构有很多MPW的

是的，我们准备5mm2的大小，想知道5mm2能不能再划成小芯片?
感觉做成一个不好保证成功率，而且就几个器件。
另外，我们不是弄MPW，而是找了个公司帮忙准备和他们的芯片一起流片，
一些资料是他们给的，但是残缺不全啊，没流过片的人现在遇到很多问题，
也不好经常打扰人家去问。只好找你们了

可以的，几年前有过这么大小的再划成4块的，自己留好间隙，具体多大，最好问问划片那边的foundry，印象中也要50u~100u的样子吧

出个缺德的主意：甭管这些了，都做在一起，然后上probe station

是个轻松的主意，

最后I/O口怎么使用的，还有如果有模拟电源呢，用的哪个库的I/O，谢谢！