微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 芯片power分布问题

芯片power分布问题

时间:10-02 整理:3721RD 点击:
请教各位同学,在芯片设计初始是依据什么分配power pad。比如说,需要一个芯片需要多少power pad。每个power pad分别放在什么位置才能保值IR drop不会太大。
谢谢!

当然是月平均越好啦,具体要用专门的工具分析,比如redhawk

通常是4周, 根据芯片功耗来一些,再者和封装引脚数目也有关系,如果没有limit,那就越多越好了

谢谢!我在本坛看到关于redhawk工具的一些问题,学习一下。

请问icfbicfb,我在综合时设置最低power分析effort,得出最差功耗。再根据这个功耗数值和电源pad可以通过的电流,计算出需要多少个电源pad。
这个做法预估power pad数目可以吗?
另外如果是四周平均分布,我怎样才能知道我放置的power pad够还是不够呢?
我希望在项目的初始可以有个大概的估计,如果等到做IR drop再发现电源不够是惨了。
非常感谢回复,赞!

一般是越多越好,根据封装和四周余留的空间。根据前端功耗来在数目上预估好像很不靠谱。signoff时drop比较大,有空间就加电源对,不能加就加宽strap,加大power密度。再eco route,尽量少动线多的地方。

core power/ground pad 盡量成對分布均勻在晶片四邊, 若晶片有高速IO pad則要考慮穿插更多 power/ground pad 在每4根或8根高速 IO pad 中DDR 會有類似這種 rule. 反正腳位數量有空間與打線模擬可以過的前提下就盡量擺越多越好.

说简单点就是凭感觉和经验, 做工程的很多就是这样,理论再多有时候也不一定用

谢谢大家的指导,第一次做没有太多经验,目前考虑能多放就多放。

顶顶小编,需要下载REDHAWK学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top