微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC 后仿真的问题

DC 后仿真的问题

时间:10-02 整理:3721RD 点击:
DC 综合以后,我用Formalityj进行验证。是verified .但是在VCS里面没有添加SDF进行仿真,是不正确的,好多都是高祖。是我TB的问题吗?

着急了,怎么没有人回答!

gate level多半要加载sdf来做仿真,而且要调试不少 才能通过的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top