PR之后，hold保留多少预留才放心

0.3ns

Uncertainty小于最快的DFF CK->Q值，Derate在可接受范围内越大越好

在有uncertainty和derate的情况下，slack只要大于零就可以了吗

好，谢谢小编

一般设置uncertainty ，slack 过0 就OK

这个怎么可能有固定值?小编乱说。
每代工艺不同的。28nm 300ps 跑飞了。
hold 主要决定于工艺的偏差和库的偏差（一般较小），因为库提取会自己加点margain。
这个fab 一般会有个推荐值。
我们实际应用中是一级buffer 必须过，之上看心情。
没死过芯片。

“我们实际应用中是一级buffer 必须过，之上看心情。”这句话怎么理解?是说slack要大于一级buffer cell的delay吗

他的问题简单，我只好简单回答了，
看你字那么多，自然就能讲的清楚些，

同问“我们实际应用中是一级buffer 必须过，之上看心情。

难道大家没做过STA/PNR，对于hold 该多少没概念?
hold 为啥来的?危害性为什么那么高?margain 为什么要设?
这个margain 是该恒定还是该随工艺而变?
对，我们就是设置 hold time margain > Delay of one buffer。
我们是该做的corner 都做了，wc-bc，ocv等，RC 提取按工厂给的corner。
fab 给的建议值一般是这个3-5倍。完全没必要，而且他们自己其实是不满足的。（MB2 cell)。
当然这是正常的，安全的。
hold time buffer insertion 面积可能会达到15%，功耗增加5%。在我看来是不可接受的。

thanks a lot , hold的重要性自然不用多说，hold不过，整个chip就玩完了，所以对hold的margin特别关注，你这么一解释，心里就有底了，谢谢你的解答

谢谢回复，有点明白了

您好，请教下hold 主要决定于工艺的偏差和库的偏差（一般较小） 这个如何理解
我理解的hold check是 slack=data path delay - skew - hold time，如果slack>0，那么hold就是过的；反之；