微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dft internal scan的问题

dft internal scan的问题

时间:10-02 整理:3721RD 点击:
dft第一次做,虽然流程跑通了,但是目前仍有很多问题
1. chip top一层pad,pin_mux,core三个模块,设计有27个scan_in, scan_out信号,但这些信号通过pin_mux模块复用到别的通用gpio上。复用使能信号由atpg_mode[1:0]==2'b11使能。也就是说,test_mode, scan_enable, scanclk, scan_rst,scan_in, scan_out通过atpg_mode[1:0]设为2'b11时使能。虽然通过hookup_pin将这些pin按照设计意图设定好,可以做dft_insert,扫描链也可以插入,但是做dft_drc -coverage时,不能trace到第一个寄存器,所以停在这里。查看生成的网表,扫描链生成,但是从scan_in[0]到第一个寄存器之间有很多组合逻辑,这块我该
如何设定,让dft_drc -coverage能过?假设scan_in[0]的chip_top上的pad为gpio_0,gpio_0到scan_in[0]的通路使用过pin_mux模块使能的。
2. 如果直接在core这一层做dft和tmax都能通过,但是生成的stil是针对于core的,那能否修改到chip_top这一层直接使用。我查看了stil文件,有时候要求所有的pi为固定数据,那么意味着不能直接修改stil用到顶层。这该怎么办呀?
各位,帮帮忙了,后面做p&r还等着我的数据呢,请各位帮帮忙。这个问题该如何解决。

up一下,别沉了

在顶一下,希望各位网友帮忙,谢谢了 !

同问这个

我也碰到这样的问题,这个叫internal pins follow.
我综合可以通过,但是tmax不行,guid上面说出来的spf不能直接用,
但是又不知道怎么修改!
望高手指教!

顺路看看~

post DRC 是S1的Fatal Error吗 ?

请问你搞定了吗?
我也卡在这儿了。
如果set_dft_drc_configuration -internal_pins enable,那scan可以顺利插完,但生成的spf文件后续工具报错,因为spf文件里会引用芯片内部端口。
求指教。

遇到类似的问题,我是直接在TOP层插入扫描链的,使用了internal pin flow,在插入扫描链的时候Pre-DRC通过的,而且scan_chain已经顺利插入,但是在Post-DRC的时候,作为scan_out的GPIO出错。这样的问题要怎么解决?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top