clock skew和工艺库的关系

这是一个理想情况下的假设：慢Corner下延时的绝对值大，所以延时的差值（Skew）也大。

是不是这个意思大概 比如慢corner下的buffer最小可以起到延时1ns作用快corner下的buffer最小可以起到延时0.2ns的作用，如果有两个寄存器，时钟到达后面寄存器的时间比到达前面寄存器的时间多2.5ns，那么在慢corner下修复完后还是有0.5ns的skew，
而在快corner下修复完后，只剩0.1ns的skew啦

max比min 大，这么说

对啊 max库的skew比min库的skew大 也就是图中所说的worse；估计就是应该这么理解

举个简单例子吧。不考虑net延时，capture clock path上9个buffer， launcher clock path 上10个 buffer，skew就是一个buffer的delay， 而这个buffer的delay显然是在slow library最大，也就是说skew最大

恩 这样理解也对；上面那样理解也对

请注意这是理想情况下的假设。实际情况建议以LSI那篇Hold is not Setup的Paper为准。

能否给出网址 多谢啦

已找到 我看下
http://wenku.baidu.com/link?url=KCarYJDjzYUaDx5ueKCw4YPJBzreUhfh-wJcpQln_BZxHRXrcauUvvwtv2uPk1P9jdvzZ18T2gghiQS_8qUvh6YnHUBSE40Xwjioz4f_IiW