DC综和的疑问

用了下面的set_clock_gating_style命令，compile_ultra也用了-gate_clock选项，综合出来的结果是有一部分能加ICG，有相当大一部分没有加ICG，却用了Latch(nege)，NOR2和AND2的结构，这个不就是ICG吗?不知道是不是上面的命令（set_clock_gating_style）选项设置得有问题还是其他什么问题，请问各位大神，该怎么改?谢谢！

不知道对不对啊。你的option中只设了posedge logic指定使用的单元，没有对negedge设置。所以negedge使用了latch+NAND的形式。
我的经验中没有设过positive_edge_logic这个option，综合会自动去找满足上升沿和下降沿需要的ICG单元。小编可以试试看。

arm的库不一定有negedge的 icg的， 只好这样了