微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dc综合时set_ideal_network对switching power的影响

dc综合时set_ideal_network对switching power的影响

时间:10-02 整理:3721RD 点击:
本人在综合一个项目时,由于直接数字综合设计了一个fifo,fifo的写时钟是通过两个外部时钟mux得到,在综合script中create了两个外部时钟,也设置了set_ideal_network,但是综合的结果显示net switching power在fifo的写时钟端有很大的功耗。我通过create mux后的写时钟和之间设置mux后的时钟点ideal_network两个方法,发现此时fifo的写时钟点就没有了很大的switching power,我想问问这样的switching power应该是真的有很大吗?如果认为这点的功耗是ideal计算,不设ideal network时,报出的很大switching power是不是可以直接不考虑?

你这两种定义方法区别就是前者包含了mux的loading,可是这个mux的loading会有这么大?
正确的情况应该是create mux之前的主时钟,不是mux之后的generate clock吧

这个时钟点是连到综合出来的一千多个fliflop的ck端,它的load是会比较大,在综合时也没有单独对其设置较大的driver和load我的做法是create mux之前的时钟,mux之后的不create,这样报出来的较大的switching power我认为其是可以不理会,不知这样做是否合理?

dc报的power 也能看么? 没太多利用价值

顶LS,DC报的power不能直视。

上一篇:DC时钟设置的问题
下一篇:DC综和的疑问

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top