微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助DC综合出现的一个问题

求助DC综合出现的一个问题

时间:10-02 整理:3721RD 点击:
各位大侠,小弟在跑dc综合的时候出现了一个问题,导致DC报错。verilog源文件有一个专门定义参数的文件,就是这个文件出错了。如下所示:
//---------------------------------------------------------------
// 80h - 87h
parameter[6:0] P0_ID= 7'b0000000;
parameter[6:0] SP_ID= 7'b0000001;
parameter[6:0] DPL_ID= 7'b0000010;
parameter[6:0] DPH_ID= 7'b0000011;
parameter[6:0] DPL1_ID= 7'b0000100;
parameter[6:0] DPH1_ID= 7'b0000101;
parameter[6:0] PCON_ID= 7'b0000111;
parameter[6:0] WDTREL_ID= 7'b0000110;

直接导致了DC报错:
Warning:/home/rfid/zilong/project/8051/flow/src/./utility.v:116: Parameter keyword used in local parameter declaration. (VER-329)
Error:/home/rfid/zilong/project/8051/flow/src/./utility.v:116: The construct 'compilation unit scope' is not supported in this language. (VER-720)
不知道大家遇到过这个问题没有,能否帮帮小弟呀呀呀呀~

把[6:0] 去掉试试。 常数调用应该可以不用bus的定义

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top