微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > setup violation 与hold violation共存的问题

setup violation 与hold violation共存的问题

时间:10-02 整理:3721RD 点击:
110工艺,时钟周期为80ns,
同一个寄存器的D端,
在WC条件下,timing derate为0.9,有-0.07ns的setup violation;
但是在BC条件下,timing derate为1.1,有-0.3ns的hold violation
问题:修复hold的情况下,setup violation更为严重了,此种情况下如何解决?

保证hold啊,setup可以牺牲一些的,
或者在别的point加buffer来修setup,比如在startpoint或中间节点

好的,谢谢小编提供思路,我尝试一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top