我想问一下CLOCK SKEW的问题

是

clock skew不是sign off条件，如果PT（sign-off工具）中STA结果满足要求，clock skew大也没什么问题。
通常情况下clock skew过大对timing结果有影响。Timing违例有可能是skew导致的，skew过大不一定会导致Timing违例。

一般来说timing没问题就算过了。但是，skew较大的话对power的影响较大，建议重新CTS

skew影响部分性能，ocv

为什么skew大对power有负面影响?

同问，静等解答

面试的时候遇到一个问题：面试官问，clock skew 大的比clock skew小的功耗大，为什么?

面试官问这个说明clock skew并非没有影响。最后因为不会，所以没答上来。

sign-off的标准一般是timing
balancing clock skew只是CTS的一个中间步骤，判定timing的话还是要opt data path之后才能够得到。
如果说skew的target比较小，CTS不容易进行balance而达到目标，那么tool很有可能采用牺牲clock path，或者叫latency，再或者叫insertion delay，来实现skew的目标。那么，这样当然会插入更多的cell，走更长的path来实现，自然功耗就大了。同时，clock net比较sensitive，path越长，潜在的OCV越明显。
那么，反过来说，将skew的target设得比较大，tool可能可以采用更加简单的结构来build clock tree。
再说个题外话，CCOpt是timing-driven的CTS tool，可以用更短的clock path长度和更少的clock cell实现clock。总之一点，只要保证你的设计结果满足你的constraints，就没有问题。
tree。

clock skew 大了 ocv 会不会比较明显，skew 越大越有可能造成hold violation啊
common path 比较短的话，ocv就更加严重了
我觉得像越先进的tech node，是不是对skew的tolerance 更小了 ?

没答上来就对了
如果不附加任何其他条件，那个问题根本没有意义

面试官问的够笼统的。
有歧义，同样条件下skew大的，可能因为所挂的reg比较多，所以skew做不下去，那单元数目多，如果都工作起来肯定功耗大啊
另外一个考虑，如果skew大就比skew小的情况功耗大，我也可以认为问题本身就是错误的，skew大，所加入的buffer少；skew小，为了balance，加入的很多的buffer，明显skew小的情况功耗更大，所以问题问的就有问题。

个人理解，skew的含义有一部分是指时钟信号的上升沿和下降沿的时间太长，即是沿不够陡。再到电路一级，信号反转过程中处于中间态的时间越长，功耗越大。

学习了。

。哥，那是slew，不是skew。

看错了。不好意思

我觉得12楼说的对，skew小的功耗大才对

这个应该不叫skew而叫slew吧?

一切都以sta timing能过为结果，skew小正常时序会好收一些

skew大，虽然clock tree上buffer少，但是data path上修hold很可能用更多的buffer，导致更高的代价（面积、功耗）。

自动的时钟树综合后，好像skew一般都比较大，有哪些手段能把skew做到很小呢?

问下小编，如果说skew的target比较小，CTS不容易进行balance而达到目标
我看书上也这么说了，但是不知原因，版大能否解释下：
多谢啦