微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合后为什么空模块消耗了很多功耗?

综合后为什么空模块消耗了很多功耗?

时间:10-02 整理:3721RD 点击:
一个上层模块调用了若干下层模块,其中有些子模块没有rtl代码,只有空的模块和端口定义。综合后的power报告里,为什么这些空模块占的比例比真实模块还大?而且全都是开关功耗,没有静态功耗和泄漏功耗,请问有什么道理吗?多谢!

你说的子模块就是线连接是吗?那你的area报告里面这些模块有没有面积?
如果是纯粹的线,应该不会有面积和功耗信息的。DC会直接将其优化掉,而且会报出一些warning,告诉你某些线直接连起来了。
按照你的描述,DC将这些模块保留了,并没有进行优化。
在脚本里面你是否对这些模块添加了一些约束?比如说dont_touch等。在网表文件中你是否能找到这些模块?我怀疑这些模块可能都在,而且DC默认插了一些buffer进去。
请检查这些内容。

这些模块就只有输入输出端口定义,没有任何逻辑,综合后的网表中也是空的,没有添加任何逻辑进去,没有面积,但是有功耗……好奇怪!

综合后的网表里有这些模块,只不过跟rtl级一样只有端口定义没有内容

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top