用PT做时序分析是对于设计中调用的DW怎么处理

大家好，请教一个问题。
我的设计中调用了DW中的乘法器、加法器一些IP核，之前在做DC时，在link_library中加入的是.sldb文件，那么要是用PT做时序分析时，在link_path中应该加入的是什么呢，在跑PT时，就提示了没有延迟信息，而我看资料说PT只能输入db、verilog、VHDL,FDIF格式的文件。因而在这里就搞不懂了
到底加入什么会有这些IP核的延迟啊?
追加一个，做PT时到底是读入DC生成的网表还是db文件啊?
我目前还没有进行布局布线以及时钟树的操作，还是初学状态麻烦了
谢谢了

你没有读入Lib文件吧，查看set_operating_conditions命令说明。
另外，关于怎样设置工艺库的路径等，网上很多资料。或者直接看mannul

你说的是标准单元库的文件么，我读入了SMIC.25的库文件。我就是不知道对于DesignWare中调用的乘法器加法器这些要怎么处理

pt只能读入gate level netlist， DW这种是rtl， 只有dc才能读入