微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock的变化

clock的变化

时间:10-02 整理:3721RD 点击:
在prects,place的clockreg会适度调整位置,但是postcts后的各step,clock是如何变化的 ,线变化吗,buffer/inv变化吗,reg等变化吗,我说的是在默认的情况下下,人为的eco,skew等不算

留墨,各位大看官

小编在哪

不知道一般说 postcts 是在 fix hold 之后还是 fix hold 本身
也可以 insert delay | buffer, 也可以 resize,当然 route 的改变也会有变化

Cell,包括clockline上的Cell,位置的优化只在place和cts 2个阶段进行optimize。
clock line的net会带有clock属性,就像带有dont touch属性一样,在postcts之后应该不会变化(包括再绕线,插入reapter)。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top