微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于input delay 设置

关于input delay 设置

时间:10-02 整理:3721RD 点击:
坛子里关于input delay讨论很多次了!
最近作了一个项目
set_input_delay -max 5 -clock clk [get_ports xxx]
set_input_delay -min 0 -clock clk [get_ports xxx]
导致修hold时插入了大量的buffer,利用率暴增,面积翻倍,功耗翻倍
修改
set_input_delay -max 5 -clock clk [get_ports xxx]
set_input_delay -min 1 -clock clk [get_ports xxx]
最终利用率回归正常,
但是designer 坚持第一种设置!

in2reg hold可以不完全修完吧, 再说你cts完了 clock latency adjustment 到io了没,
io clock要反标一个latency的,否则是瞎修,

多谢小编回复,关键是designer不同意加min delay
刚才试了set_input_delay -source_lantency_included 挺好用的!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top