core ring & power strape
1）
假设五层metal,我在做core power ring的时候，通常是用Metal 1、3（走两层）横着走线，Metal 2、4（走两层）竖着走线。
然后power strape横着用的是metal5,竖着用的是metal4
不知道大家做的core power ring和power strape走线是怎样走的?
2）
假如同样是五层metal，在做core power ring的时候，如果只用Metal 1围着走一圈，这样做行不行?
我所想到的影响是：
（1）： 因为std cell的rail 是Metal1, 所以与竖着的power ring连接的地方需要跳线
（2）： 可能会在power ring 边上引起congestion
其他的，还请大家帮帮忙想想。
谢谢啦
不管是power ring 还是power strap原则是tf中的布线方向一致。否则会浪费大量的布线资源。
我想如果core 和 core外面的连线不多的话，在ring上面违反布线方向，应该不会引起布线问题。
core 里面就不行了。个人理解
望大家赐教，谢谢
一般就是 top， top-1 层来做 power stripe，ring，
以主方向为主，比如m5是 horizontal的， m4是vertical的，
m1 ，m2这种不能拿来做ring，stripe， 的，因为会挡住很多stdcell，引起很多short，congestion
metal 1的电流能力最差
还是不要打它的主意的好，推荐的就是最上层的layer
现在想在ring上加电容，如果不用metal 1, 就没法加了，求解
ring上加电容什么意思?
MIM cap?
PIP cap?
减小noise，让core power 更稳, 不明白MIM PIP cap 是什么cap, 呵呵
说的是decap filler么， 可以打via 啊， 比如metal1 rail连到m4,m5 vertical stripe ,
哦，你是说加decap?那能加到ring区域?
我还以为你是加模拟layout的cap单元呢
小编你好，我想请问一下，如果我用M5(horizontal)/M6(vertical)做strap，M5的VSS在M1层power rails（VDD）的正上方，那M6的VDD不是不能打孔到M1层power rails（VDD）吗，所以能不能理解为一定要用Mn(horizontal)/Mn-1(vertical)做strap，望小编解答
你的问题很好，你可以调整M5的vss正好在M1的vss的rails上，从而避免你说的情况。
尽量用顶层金属做power的原因，请参考[每日一奖----20140507]中大家的讨论。
当然具体做设计的时候，碰到的情况不同，如何选择就需要灵活应对。只要把握住我们做power plan的根本目的和具体项目要求就可以了。
学习了，谢谢小编
学习了