微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > operating condition 怎么影响时序

operating condition 怎么影响时序

时间:10-02 整理:3721RD 点击:

对于 target library, 一般都有个 default 的 operating condition, 但是 create_operating_condition 以及 multivoltage 似乎都可以对特定的 library 改变 PVT, 那么这个 PVT 是怎么作用的。
如果对于 cell delay 来说,PVT 可以影响 input transition 和/或 output loading, 可我并没有在 .lib 里找到相应的描述。
还是说在一个 .lib 里,operating condition 是固定的。
请大家尽管畅所欲言,无论是相关事实还是个人推断。

lib的名字就可以看出 应该是固定一个operating condition ,会带一些如0p9v 125c 类似的关键字
可以根据情况进行scaling
你可以打开一个放个例子上来看看
以上言论不代表本台立场

lib可以混合OP,主要是为了混合voltage ,lib里面timing 部分如果和voltage 无关,那么就只有default OP起作用,时序,power只有一套。唯一有可能变化的是如果各个库之间default OP不一致,在分析的时候如果没有为特定的地方设置OP,那么工具会自动为你选,这里可能会带来不确定性。

“lib里面timing 部分如果和voltage 无关” 指的是 table 吗?不然 timing 和 voltage 是必然相关的。
“唯一有可能变化的是如果各个库之间default OP不一致”中的各个库指的是?如果就 STD,不同的 voltage 就相当于是不同的 OP,一般 default OP 都不会一致吧。如果是说 IP,IO 以及 STD 的 default OP 不同,那我的做法都是只设置 STD 的 OP,似乎也没有办法对它们各自设置独立的 OP。
“在分析的时候如果没有为特定的地方设置OP” 是指可靠的做法是在不同的 power domain 设置不同的 OP 吗
请不吝赐教,不一定要把我的疑问全都回答的。

1) 我的意思是如果只有一个OP,timing自然的关联到这个OP上
2) 只设置STD的OP没问题,工具会自动设其他的,会有提示,但是得确认正确。可以单独设置任何一个cell的OP
3)同2

1)我做了试验,诚如你所说,timing 的计算和 voltage 无关;可是 power 的计算却与 voltage 有关。可是我看两者之间的差别也就是 timing 使用 input_net_transition, 而 power 使用 input_transition_time;而更进一步的这两者是怎么得来的,我查了 library compiler 下面的几个文档还是一头雾水。
2)因为我看到 DC/ICC 的 set_operating_condition 的 -object_list 这个 option 有这么一句:“This option is only available for multivoltage features and requires the appropriate license.
而且我尝试了用这个 option: set_operating_conditions -analysis_type bc_wc-obj rfifo
其中已经在 upf 里定义了 power domain: create_power_domain PD_1 -elements rfifo
却返回了 error:
Error: The -object_list option for the set_operating_conditions command is not allowed on cells that are neither macro nor pad cells. (UPF-066)

hao dong xi a !

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top