关于网表中例化IO的问题
时间：10-02
整理：3721RD
点击：
例化IO PAD的时候，比如我的设计是core_design（ports1），例化的时候设置一个top（ports）顶层，在这个顶层里面例化core_design和IO，top的需要ports吗?还是直接将和PAD连接的信号设置成wire?比如：module top（input clk,input en,output dout);
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO，PAD是输入端，C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));
然后把clk_to_core和en_to_core和core_design链接起来；还是：
module top（）
wire clk,en,dout;
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO，PAD是输入端，C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO，PAD是输入端，C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));
然后把clk_to_core和en_to_core和core_design链接起来；还是：
module top（）
wire clk,en,dout;
PI u_pI1(.c(en_to_core),.PAD(en));//PI是输入IO，PAD是输入端，C是输出端
PI U_PI2(.c(clk_to_core),.PAD(clk));
第一种，即需要input定义的
但是哪样的话，我place的时候encounter提示有pin没有安排位置，可以不管吗?