dc综合后为什么还有assign语句？

DC综合后的.v文件中有assign 语句，这是什么情况?
综合前的语句：assign ttt=(enable)?ccc:8'hzz;
综合后每一位变成：assign n111=~ccc[0];IT01D0(.I(n111),.OE(enable),.ZN(ttt[0]);

compile 之前加上命令 set_fix_multiple_port_nets -all 试下，自己man下这个命令，看加上什么option合适

如果情况不多，或干脆自己在网表中例化个inv替换下，如 INVHD4X inv_ccc0 (.A(ccc[0]),Z(n111));

change_names -rule verilog -hier

set_fix_multiple_port_nets -all -buffer_constants