微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 设置macromodel之后做CTS,被设置的sink单独成子树的问题

设置macromodel之后做CTS,被设置的sink单独成子树的问题

时间:10-02 整理:3721RD 点击:

我在组里做一个模块的时候,对30个sink点我设了macromodel -70ps值,希望把这些sink的delay减小70ps。达到usefulskew的目的。但是发现这30个sink点被单独拿出来形成一个到root的子树。这时候就出现问题了。本来希望向前借到70ps。但是这样这条路径中被设置了macromodel的launch clock被单独拿出来做子树,使得launch和capture 的公共路径基本没有,这样ocv就难以承受了。借到的70ps可能就被OCV给消耗了。
一开始以为是因为我设置的sink点恰好集中在一个子树上,后来发现凡是设置了macromodel的sink点都被单独拿出来形成子树。而且按照区域不同形成不同的子树。
针对这个问题,想请教下,是不是EDI 默认设置的问题造成macromodel之后单独形成子树呢?
另外我很想弄明白EDI是如何做这个时钟树的,也就是EDI做CTS的时候具体的动作和算法是如何的?

本人新到论坛来,先拜拜各位大神,希望各位不吝赐教。
另外想问下,我们后端板块有没有QQ群啊。有的话怎么加呢?希望能跟大家分享后端的经验和技巧。

subtree的问题我还没有关心,
但是如果你设了macromodel 70ps以后, edi是尽量减少你的clock latency 比一般的少70ps(
应该是70ps吧,而不是-70ps,如果你想缩短该tree的话) ,
比如少些buffer ,
这样也就能帮助一些setup time,如果不是common path, 的确ocv是得不到好处,
但是latency 减少了, 可以抵消ocv的不利,

是的。这个地方是我打错了。应该是70ps。
现在其实有几个地方不明白工具如何做的:
1、设置macromodel,最初时钟的基准点是怎么得到的?也就是说我是以哪个基准来缩短70ps
2、由第一个问题,假设这个基准点是先生成未设置macromodel的子树的delay,那么工具生成子树怎么做的?

基于普通的latency值,或者最大的latency值来算的,
不知道怎么做的,timing能过就行啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top