微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Encounter中MacroModel设置的问题

Encounter中MacroModel设置的问题

时间:10-02 整理:3721RD 点击:
MacroModel中值设置的问题,我有点混乱,好像设置的值跟我期望看到的结果误差有点大。
比如,现在有条Path有400ps的Violation,从CPU到Reg,CPU是个.lib的Hier Design。
目前Clock Root到CPU的CLK Pin上有700ps 的Clock Latency(CLKclock domain),而CPU的CLK Pin到A[0]的Delay有2ns,现在我的目的是把Clock Tree做短,目标是到400ps,而 CLK clock Domain最长的clock Latency是 1.5ns. 那么我的MacroModel是该设置1.1ns 还是300ps ?

300ps

收到,谢谢涛哥。

请问MacroModel有啥用啊,如何设置?谢谢!

做UsefulSkew 用到,把到一个sink点的 clock tree 做长或者做短。

这个问题为啥是300ps?能不能帮着解释下?谢谢!

因为我打算把Clock Tree的长度做到400ps, 用300ps的意思就是告诉Tool 这个点的Delay比其他的Balance点早300ps,这么处理之后,Tool大概能把Tree做短300ps.

了解,谢谢!

上一篇:提取LEF的软件
下一篇:DC 综合扇出太大

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top