后端DRC出错

我应用CSMC 350nm工艺，布局布线之后，DRC时出现大量错误，主要是说metal3间的最小间距不满足，询问提供库的人，说有可能是tf文件和DRC rule不一致，因为tf文件好久没更新了，请问tf文件应该改什么?是改pitch么?还有这种情况除了tf文件不对还有别的什么原因么?

多试吧。

能把具体的报告贴出来看看吗?

这种问题应该直接问fab。
或者出钱咨询啊。

我用Astro做PR出现一类DRC错误，也是金属过近，但都是边角小问题，手动填充修掉的，暂时没找到解决方法。还有可能是布局布线没做好。

最近也是这些问题！有空要搞个小模块试试到底是什么设置问题