如何查看wire load model？

report_lib

也是同样的结果，No wire loading specified .
我用的是smic库，同样的命令对TSMC库是可以的

难道真的是lib有问题?！

smic有些库里面不知为什么就是没有wire load

很大可能是你没有把库文件load进来，DC是在读入设计时把把library load 进来。你可以试下读入设计之后再用上述命令

我是在跑完综合后，再用report_wire_load的，而且我用list_lib是可以把读入的库列出来的。

或许lib就真的没给这个信息！