微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端如何知道前端设计的极限呢,用zero wire load model报tining行么

后端如何知道前端设计的极限呢,用zero wire load model报tining行么

时间:10-02 整理:3721RD 点击:
求助啊

那是一个永远无法攀登的山顶...

综合阶段可以修改约束进行尝试,当然还是要结合实际数据,一味追求到的极限值很可能是无法实现的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top