版图工程师可以给前端工程师提供什么建议来使得电路做的更好?
时间:10-02
整理:3721RD
点击:
如题!
让他多上eetop论坛看看,哈哈哈
know the system structure
hard to look some guide about digital
这个话题太宽泛了,简单的说,凡是不会给后端工程师带来麻烦的前端设计,就是一个好的开始
每次就拿着让你痛苦和纠结的模块去找他让他改就行了,多去几次就知道该给他们什么建议了。
五花八门的什么建议都可以:综合用什么选项,别用什么单元,clock gating要怎么处理,high fanout是不是该clone,test相关的mux太碍眼是不是可以放另外一个流水级里面去,别拿DC结果太当回事儿要看我们place数据做改RTL的依据,DFF实现的regfile是不是可以换成SRAM,别人30级深度都难做你给我35级摆明了坑爹
最重要的,是要给他们灌输:能实现的RTL才是好RTL,否则作者就是纸上谈兵的前端工程师。
还要拿他的模块结果和其他人的对比后端结果。同一个后端工程师手上往往会做好几个前端工程师的东西,其他前端人的代码都做得出来就他的出不来,的确是主要问题出在他身上,有对比他脸上也挂不住,哈哈
你的建议比较给力,哈哈
你说的是后端backend工程师,不是版图layout工程师吧?
嗯,这里不是后端设计讨论区么?所以我默认小编的版图工程师其实就是后端工程师。个别公司内部的确是这么叫的